半導體研究機構 SemiAnalysis 近日發表了對華為最新旗艦麒麟 9030 晶片的拆解報告。這款晶片採用了中芯國際的 N+3 製程，雖然在密度上趕上了台積電的 N6 製程，但實際性能仍落後於國際領先水平。報告指出，更窄的線寬並不等於更好的晶片，中國半導體技術仍需長足進步。
中芯國際的製程挑戰
麒麟 9030 晶片採用的中芯國際 N+3 製程，是其早期 N+2 製程的進階版，也是中國目前最先進的半導體製程。SemiAnalysis 通過其拆解實驗室 STEEL（SemiAnalysis Teardown Engineering and Evaluation Lab）進行了電子顯微鏡層級的逆向工程分析。
報告指出，麒麟 9030 的線寬比台積電 N6 的 Helio G99 小，但這並不代表晶片或製程的優劣。在純密度方面，中芯的 DUV 節點確實比一個 EUV 節點更密集。然而，中芯國際是通過增加製程步驟來實現高密度，這意味著更高的成本和更低的良率。
製程技術的差距
中芯國際為了在沒有 EUV 技術的情況下實現高密度，主要依靠兩種核心技巧：多重圖案化（multi-patterning）和 DTCO（設計技術協同最佳化）。多重圖案化每多一次步驟就會增加一層遮罩、一次對準誤差機會，這使得製程成本更高且良率更低。
DTCO 則是將晶片設計和製造技術一起最佳化，每一個 DTCO 技巧都能回收一點面積，但這也會使電晶體更加脆弱、更難建模。因此，中芯國際在密度上趕上台積電 EUV 節點，但這是以犧牲速度和效率為代價的。
從產業面來看，中芯國際的 N+3 製程雖然在密度上接近台積電和英特爾的先進製程，但其在速度和效率上的差距仍然顯著。中國半導體產業若要真正追上國際先進水平，不僅需要在製程技術上持續突破，還需在設計和最佳化方面下功夫。
英特爾的競爭優勢
與英特爾的 18A 製程相比，18A 在紙面上可達 32 奈米的 M0 金屬間距，與中芯國際的 N+3 持平。然而，英特爾在 Panther Lake 上大量採用 36 奈米的較寬鬆高效能單元配置，這可以降低成本並提高良率。
更重要的是，英特爾的 18A 製程具備背後供電（backside power delivery）技術，允許在晶片背面引入電源連接，釋放正面的金屬佈局空間。這是一種中芯國際 N+3 製程所不具备的能力。
展望與影響
儘管中芯國際未來的 N+4 製程大約可匹配台積電 N5 級別的密度，N+5 製程加上背後供電技術可達到英特爾 18A 級別的密度，但每一次最佳化的難度都是累積的。每一個新製程都比前一個更慢、更貴、容錯率更低。正如報告所言，「你可以繼續爬牆，但牆只會越來越陡。」
對於中國半導體產業來說，這不僅是一場技術競賽，更是一場持久戰。在追求技術突破的同時，還需考慮成本效益和市場需求，才能在國際競爭中立於不敗之地。
如果你對半導體技術有興趣，不妨深入了解一下中芯國際和台積電的製程差異，這將幫助你更好地理解全球半導體產業的發展趨勢。
本文改寫整理自公開新聞來源，原始報導由自由時報發布。
常見問題 FAQ
華為麒麟 9030 晶片採用了什麼製程？
華為麒麟 9030 晶片採用了中芯國際的 N+3 製程。
中芯國際的 N+3 製程與台積電 N6 製程有何不同？
中芯國際的 N+3 製程在密度上接近台積電的 N6 製程，但中芯國際是通過增加製程步驟來實現高密度，這導致更高的成本和更低的良率。
英特爾 18A 製程有哪些優勢？
英特爾 18A 製程的優勢包括較寬鬆的高效能單元配置，以及背後供電技術，這些都能降低製程成本並提高良率。
※ 此篇文章由 AI 改寫或生成，內容僅供參考，可能存在錯誤或不準確之處。