英特爾（Intel）與 Cadence 於 27 日宣布，Cadence 的 AI 驅動數位與客製化參考流程、工具與解決方案，已正式通過 Intel 18A-P 與 14A 製程認證。這標誌著兩家公司進一步深化了在先進製程生態系中的合作。
雙方合作詳情
Cadence 表示，此次認證涵蓋其完整的 AI 驅動實作、驗證與簽核工具鏈，包括合成、布局繞線、時序與功耗簽核、實體驗證、可靠度驗證，以及類比／客製化設計等環節。這些流程已針對 Intel 18A-P 與 14A 的製程設計套件（PDK）進行調校，旨在讓晶片設計團隊能以更接近量產的方式，快速導入英特爾的先進節點。
此外，雙方還共同開發了支援英特爾嵌入式多晶片互連橋接技術（EMIB 與 EMIB-T）的先進封裝參考設計流程。這套流程可以減少資料轉換步驟，支援多晶片架構的並行設計，並能在早期進行熱效應、訊號完整性與電源完整性分析，降低複雜多晶片整合的設計門檻。
各方反應
英特爾表示，此次認證建立在其最新的製程設計套件之上，並延續了雙方先前針對 Intel 18A 與 18A-P 擴充設計 IP，以及鎖定 Intel 14A 的多年 DTCO（設計技術協同最佳化）合作。這標誌著英特爾在先進製程領域的又一次重大突破。
Cadence則強調，這套經認證的工具鏈將有助於客戶更快部署 AI、高效能運算（HPC）與行動 SoC 等產品。雙方已在 Intel 18A 製程上完成介面與記憶體 IP 的矽驗證，顯示相容性已獲實際驗證；而採用 RibbonFET 2 與 PowerDirect 技術的 Intel 14A，則被視為下一階段重點，預期可在相同功耗下帶來更佳效能。
背景補充
英特爾與 Cadence 的合作，反映了半導體行業在面對日益複雜的製程技術時，需要更緊密的合作與創新。Intel 18A-P 和 14A 製程的認證，不僅標誌著兩家公司在技術上的突破，也是英特爾在挑戰台積電（TSMC）代工領導地位的重要一步。
從產業面來看，英特爾與 Cadence 的合作有望加速先進製程的商業化應用，特別是在 AI、高效能運算和移動裝置等領域。這不僅能提升英特爾的競爭力，也可能推動整個半導體行業的技術進步。
英特爾與 Cadence 的合作，不僅是技術上的突破，更是對台積電代工霸主地位的一次挑戰。這標誌著英特爾在先進製程領域的野心，以及對未來市場的布局。
如果你對英特爾與 Cadence 的合作感興趣，不妨深入了解這兩家公司在未來的發展方向，以及他們如何影響全球半導體產業的格局。
本文改寫整理自公開新聞來源，原始報導由科技新報發布。
常見問題 FAQ
英特爾與 Cadence 的合作對晶片設計有哪些影響？
此次合作將使晶片設計團隊能更快速、高效地導入英特爾的先進製程，提高晶片的可製造性、可靠性和良率。
Intel 18A-P 和 14A 製程有哪些特點？
Intel 18A-P 和 14A 製程均採用了先進的技術，如 RibbonFET 2 和 PowerDirect，可在相同功耗下帶來更佳的效能，特別適用於雲端 AI 加速器、邊緣運算和高階行動裝置等市場。
這項合作對英特爾的市場地位有何影響？
這項合作有望提升英特爾在先進製程領域的競爭力，特別是在挑戰台積電代工領導地位方面，進一步鞏固其市場地位。
※ 此篇文章由 AI 改寫或生成，內容僅供參考，可能存在錯誤或不準確之處。